最近，自动驾驶领域正迎来一场技术革新的浪潮，多家汽车企业，如理想汽车、小鹏、埃安、路特斯等，为了提升整车的智能化集成水平，积极投入研发全新一代中央计算E/E架构核心技术与车型产品。这标志着传统的分布式架构面临一系列问题，包括数据同步处理不足、安全性要求难以满足，以及无法形成真正的数据闭环和控制融合。随着电子电气架构向跨域融合的不断演进，智能座舱芯片算力的同步提升成为主导趋势。主机厂纷纷跟随大算力芯片的引领，将研发重心从传统的行泊一体转向更为先进的舱驾一体。舱驾一体成为电子电气架构向中央集成式迈进的关键一步，同时也契合了行业趋势，实现了降本增效的目标。

舱驾一体演化趋势

舱驾一体的核心理念是将座舱域和智驾域高度整合，集成到一个高性能计算单元中，支持智能驾驶和智能座舱功能。典型的设计用例包括座舱域芯片、驾驶域芯片和高效CPU的舱驾一体化域控。相较于传统的行泊一体和舱泊一体，这种架构的集成度更高，然而也对硬件提出了更高的要求。

舱驾一体的主要优势

舱驾一体即在高性能计算单元内实现座舱域与智驾域的融合，可同时支持智舱+智驾功能，有助于缩短开发周期，降低整车成本。

舱驾一体可有效降低开发成本和通讯延时、优化算力利用率和功能体验，推动智能汽车应用迈上新的台阶。

降低成本：物料方面，相比于多SoC方案，单芯片集成度更高、使用物料更少，且共用一套散热系统带来散热成本下降。

降低通讯延时，优化功能体验：使舱和驾之间数据传输从板间通讯变为片内通讯并共享内存。

优化算力利用率：当前芯片还未做到完全的算力动态分配，但未来会从静态配置的算力迭代至动态分布的算力。

应用层面创新空间更大：舱驾融合后，有助于工程师在整体维度进行功能开发，相互调度各自服务或资源，从而融合出更有创新性的应用。

而未来的供应商必须拥有舱驾一体的综合能力，否则无论是在产品性能还是主机厂客户的选择方面，缺乏舱驾一体能力的公司将逐渐发现自身的局限，甚至可能面临市场淘汰的风险。

舱驾一体的难点

尽管“舱驾一体”的好处有很多，但是，它的实现，同样也面临着种种困难。

1. 集中式控制难度

集中式架构中，智能座舱域控制器和智能驾驶域控制器被整合在一个中央控制单元中，从而带来更多功能和更优越的用户体验。然而，这需要解决不同软件开发平台的兼容性问题，尤其是智舱域和智驾域使用不同的操作系统，增加了软件适配的复杂性和开发成本。

2. 硬件设计难度

虽然舱驾一体化可以提高硬件的复用率，降低成本，但面临着设计复杂度、功耗和散热等方面的挑战。特别是对于智驾域控，要求的芯片制程已经逼近14nm甚至7nm，而与智舱芯片的结合更增加了对合适芯片选型的苛刻要求。

3. 数据传输及处理

舱驾一体芯片通过集成提高了系统一致性、响应性和实时性，但在数据传输方面，智驾和智舱对于数据格式和传输介质的要求存在差异。统一处理不同领域的视频数据，例如抽帧和时间同步，对于数据传输及处理能力提出了新的要求。

4. 系统一致性

集中式架构在系统一致性和兼容性上有优势，但也伴随着一些潜在的问题，如功能安全和信息安全层次需求的差异、可能的单点故障风险以及处理大量数据的安全挑战。

综合来看，虽然舱驾一体化架构有着各方面的优势，但在实际设计中短期内难以实现平台化、标准化和规模化。为了更好地协同工作，需要高级别的软硬件模块整合，并在架构选择时综合考虑可靠性、性能和复杂性等多方面因素。

舱驾一体成本下探

显性成本下降：

(1) 不论是one box/one board/one chip方案，相对当前智驾域与座舱域two box、two chips的方案，从硬件上减少了域控投入、芯片投入，减少域之间线束数量，硬件成本有所下降；

(2) 从管理多个域控、芯片供应商到集中管理少量供应商，供应链的管理成本降低；

隐性成本上升：

(1) 上层生态的迁移、软件的适配复杂度与难度随着智驾域与座舱域融合程度的提高而大幅提升，开发成本增加；

(2) 智驾域与座舱域对功能安全要求不同，导致满足车规级要求的成本上升；

(3) 舱驾一体需逐步打通智驾域与座舱域部门墙，推动组织架构的融合才能提升效率，但时间成本较高；

(4) 短期内难以实现平台化、标准化、规模化，

舱驾一体不可或缺：高算力平台

座舱芯片主要负责图形处理，而智驾芯片则以深度学习为主，对GPU和NPU的算力要求逐渐提升。在这一背景下，高算力芯片的出现成为实现“舱驾一体”目标的推动力。

座舱芯片在全场景渲染方面的需求日益增加，特别是在智驾感知输出与地图全场景渲染的融合需求。与传统2D渲染不同，对3D渲染的实时性和并行处理要求更高。这意味着舱驾一体的计算平台必须同时解决GPU和NPU算力的问题，打通智能驾驶和座舱之间的围墙，推动组织架构一体化以提高整体效率。

为实现舱驾一体，SOC芯片一般包含GPU、CPU、NPU、ISP等不同的IP模块。在选择适用于舱驾一体的芯片时，需要综合考虑综合算力、带宽、外设、内存、能效比、成本等多方面因素。此外，除了考虑芯片本身的性能外，还需要关注芯片外围生态、开发工具链、芯片适配性等因素。

目前，尚未出现一款完全由一家生态实现的舱驾一体大集成式芯片。然而，一些芯片厂商已经意识到舱驾一体的商机，积极开发满足智驾和智舱需求的芯片。在这方面，英伟达和高通成为典型代表。

英伟达凭借其在智驾领域的卓越表现，推出了大算力芯片Drive Thor。这一芯片实现了座舱域和驾驶域的融合，支持多计算域的隔离，可满足辅助驾驶、自动泊车、信息娱乐等多种功能的集成。公司计划在2025年量产该芯片，为行业发展注入新的活力。

高通作为智舱处理芯片领域的龙头老大，也不甘示弱。其推出的新一代骁龙Ride Flex系统级芯片和Snapdragon Ride自动驾驶平台充分融合了数字化驾驶舱和驾驶辅助平台，实现了智驾和智舱的协同处理。这两款芯片在GPU算力方面均超过2000TOPS，为舱驾一体提供了强大的支持。

除了国际巨头，国内芯片供应商也积极布局。黑芝麻在2023年4月宣布开发覆盖座舱、智驾、网关等不同领域的跨域计算场景芯片“C1200”。尽管舱驾一体芯片尚未完全落地，但这一宣布显示了国内企业在该领域的积极探索。

C1200通过单芯片即可完美覆盖座舱、智能驾驶等多个不同功能域的跨域计算需要，支持多样化的人机交互、行泊一体、座舱娱乐、整车数据交互等丰富应用。

舱驾一体的计算平台发展势头迅猛，高算力芯片的综合应用成为实现创新的重要推手。

2023年上半年，国内自动驾驶领域融资事件超27起，大规模的资金正涌进这个赛道。在车规级SoC芯片专利上，今年2月我国突破6000件，排名全球第二。与国外巨头的技术差距正不断缩小，相信未来国产厂商在大算力自动驾驶SoC芯片领域一定有更大的作为。无法覆盖高中低端全部车型，成本摊销困难。

舱驾一体企业布局

2022年开始，舱驾融合成为业界关注点，零束、哪吒、特斯拉、德赛西威、中科创达、大陆等纷纷入局。

1. 零束

发布了“银河”智能汽车全栈解决方案3.0，采用中央计算和区域控制，舱驾融合计算平台ZXD的特点包括软硬解耦、跨域间融合，国产芯片，AI算力达到1000TOPS。

支持自动驾驶、车载信息娱乐等多域功能的同时运行，具备L4及以上自动驾驶能力。

2. 哪吒汽车

最新电子电气架构为中央计算架构，核心为超算平台，算力高达1000TOPS。

浩智超算2.0采用“中央+区域”架构，应用于哪吒S+/山海平台。

支持智能驾驶+座舱功能一体化的L4级自动驾驶。

3. 德赛西威

发布车载智能计算平台“Aurora”，基于多SoC芯片的舱驾融合方案。

支持主流大算力异构SoC，总算力可达2000TOPS以上。

集成智能座舱、智能驾驶、网联服务等核心功能域，支持跨域融合。

4. 英伟达

于2022年9月发布新一代芯片Thor，算力2000 TOPS，可兼容多种车机系统。

Thor芯片将搭载于极氪下一代智能汽车，计划2025年初生产。

提供舱驾一体解决方案，联想计划在2024-2025年推出舱驾融合域控制器产品，算力达1000/2000TOPS。

5. 高通

于2023年1月推出首款同时支持数字座舱和ADAS的可扩展系列SoC——Snapdragon Ride Flex。

Ride Flex包括Mid、High、Premium三个级别，最高级别Ride Flex Premium SoC单颗芯片的AI算力在600TOPS以上。

大众将采用高通Ride Flex芯片，首搭车型是基于PPE平台的新一代保时捷Macan。

总体来说，舱驾融合方案的发展趋势表明对高算力、跨域融合、硬件插拔式结构的需求。不同公司采用不同的技术路线，包括单SoC芯片和多SoC芯片方案，以满足汽车制造商和消费者对更智能、安全、便捷的汽车体验的期望。

写在最后

未来随着智能驾驶技术的普及，智能座舱所能发挥的空间也就越大，舱驾一体化逐渐成为发展趋势，终极目标是将座舱域、智驾域、动力域、底盘域、车身域进行跨域大融合。

而实现这一目标的前提是先做分布式融合后建立一定的局部跨域融合处理，即先将部分域的功能集成到一个高性能计算单元内，再逐渐聚合更多的功能域。

随着大算力芯片的研发落地，后续的舱驾一体甚至是整车一体化控制将会逐步实现。